Sub-Chapter 5.4




1. Tujuan [Kembali]

  • Memahami teori tentang emitter coupled logic
  • Memahami pengaplikasian tentang emitter coupled logic
  • dapat mengimplementasi gerbang logika pada ECL

2. Alat dan Bahan [Kembali]

  • Resistor


    • Berfungsi sebagai beban pada rangkaian.
    Cara menghitung nilai resistansi resistor dengan gelang warna : 
    1. Masukan angka langsung dari kode warna gelang pertama.
    2. Masukan angka langsung dari kode warna gelang kedua. 
    3. Masukan angka langsung dari kode warna gelang ketiga.
    4. Masukkan jumlah nol dari kode warna gelang keempat atau pangkatkan angka tersebut dengan 10 (10^n) dan dikalikan ke ketiga warna gelang tadi.
    5. Gelang kelima ini merupakan nilai toleransi dari resistor.


  • Transistor NPN 2N1711


    • Transistor NPN mengalirkan arus negatif dari emitor menuju ke kolektor. Emitor berperan sebagai input dan kolektor berperan sebagai output apabila transistor tersebut diberikan arus positif pada basisnya.

  • Dioda 10A01


    • Dioda (Diode) adalah Komponen Elektronika Aktif yang terbuat dari bahan semikonduktor dan mempunyai fungsi untuk menghantarkan arus listrik ke satu arah tetapi menghambat arus listrik dari arah sebaliknya.

3. Dasar teori [Kembali]


5.4 Emitter Coupled Logic (ECL)

Kelompok ECL adalah kelompok logika tercepat dalam kelompok logika bipolar. Fitur karakteristik yang memberikan keluarga logika ini kecepatan tinggi atau penundaan propagasi pendek diuraikan sebagai berikut:

  1. Ini adalah logika yang tidak jenuh. Artinya, transistor dalam logika ini selalu dioperasikan di daerah aktif dari karakteristik keluarannya. Mereka tidak pernah didorong ke cut-off atau saturation, yang berarti bahwa logika status LOW dan HIGH sesuai dengan status konduksi yang berbeda dari berbagai transistor bipolar.
  2. Ayunan logika, yaitu, perbedaan level tegangan yang sesuai dengan logika LOW dan HIGHstates, dijaga tetap kecil (biasanya 0,85 V), sehingga kapasitansi keluaran perlu diisi dan dikosongkan oleh diferensial tegangan yang relatif jauh lebih kecil.
  3. Arus rangkaian relatif tinggi dan impedansi keluarannya rendah, sehingga kapasitansi keluaran dapat diisi dan dikosongkan dengan cepat.

5.4.1 Different Subfamilies

Subfamili logika ECL yang berbeda mencakup MECL-I, MECL-II, MECL-III, MECL 10K, MECL 10Hand MECL 10E (ECLinPSTM dan ECLinPS LiteTM).

5.4.1.1 MECL-I, MECL-II and MECL-III Series

MECL-I adalah keluarga logika gabungan emitor monolitik pertama yang diperkenalkan oleh ON Semiconductor (sebelumnya merupakan divisi dari Motorola SPS) pada tahun 1962. Kemudian diikuti oleh MECL-II pada tahun 1966. Kedua keluarga logika ini telah menjadi usang dan telah digantikan oleh MECL-III (juga disebut seri MC1600) diperkenalkan pada tahun 1968. Meskipun secara kronologis, MECL-III diperkenalkan sebelum keluarga MECL-10K dan MECL-10H, fitur ini memiliki kecepatan yang lebih tinggi daripada kedua penggantinya. Dengan penundaan apropagasi orde 1 ns dan frekuensi sakelar flip-flop 500 MHz, MECL-III digunakan dalam sistem kecepatan tinggi berkinerja tinggi Parameter karakteristik dasar MECL-III adalah sebagai berikut: penundaan propagasi gerbang = 1 ns; kecepatan tepi keluaran (menunjukkan waktu naik turunnya transisi keluaran) = 1 ns; frekuensi flip-floptoggle = 500 MHz; disipasi daya per gerbang = 50 mW; kecepatan-daya produk = 60 pJ; tegangan input = 0-VEE (VEEadalah tegangan suplai negatif); kisaran catu daya negatif (untukVCC = 0) = - 5,1V hingga − 5,3 V; arus sumber keluaran kontinu (maks.) = 40 mA; lonjakan arus sumber keluaran (maks.) = 80 mA; kisaran suhu pengoperasian = −30 ° C hingga + 85 ° C.

5.4.1.2 MECL-10K Series

Keluarga MECL-10K diperkenalkan pada tahun 1971 untuk memenuhi persyaratan aplikasi berkecepatan tinggi yang lebih umum. Fitur penting lainnya dari perangkat keluarga MECL-10K adalah bahwa mereka kompatibel dengan perangkat MECL-III, yang memfasilitasi penggunaan perangkat dari dua keluarga dalam sistem yang sama. Penundaan propagasi yang meningkat sebesar 2 ns dalam kasus MECL-10K hadir dengan keuntungan dari disipasi daya yang berkurang, yang kurang dari setengah disipasi daya pada perangkat keluarga MECL-III. Parameter karakteristik dasar MECL-10K adalah sebagai berikut: propagasi gerbang delay = 2ns (10100-series) dan 1,5 ns (10200-series); kecepatan tepi keluaran = 3,5 ns (seri 10100) dan 2,5 ns (seri 10200); frekuensi toggle flip-flop = 125 MHz (min.) pada seri 10100 dan 200 MHz (min.) pada seri10200; disipasi daya per gerbang = 25 mW; kecepatan – daya produk = 50 pJ (seri 10100) and37 pJ (seri 10200); tegangan input = 0 – VEE (VEEadalah tegangan suplai negatif); kisaran suplai daya negatif (untukVCC = 0) = - 4,68 hingga − 5,72 V; arus sumber keluaran kontinu (maks.) = 50 mA; lonjakan arus sumber keluaran (maks.) = 100 mA; kisaran suhu pengoperasian = −30 ° C hingga + 85 ° C

5.4.1.3 MECL-10H Series

Keluarga MECL-10H, diperkenalkan pada tahun 1981, menggabungkan keunggulan kecepatan tinggi MECL-III dengan disipasi daya yang lebih rendah dari MECL-10K. Artinya, ia menawarkan kecepatan MECL-III dengan kekuatan ekonomi MECL-10K. Didukung oleh penundaan propagasi 1 ns dan disipasi daya gerbang 25 mWper, MECL-10H menawarkan salah satu spesifikasi produk kecepatan-daya terbaik di semua subfamili ECL yang tersedia. Aspek penting lainnya dari keluarga ini adalah bahwa banyak dari perangkat MECL-10H adalah pengganti pin-out / fungsional dari perangkat seri MECL-10K, yang memungkinkan pengguna atau perancang untuk meningkatkan kinerja sistem yang ada dengan meningkatkan kecepatan di area waktu kritis. Parameter karakteristik dasar MECL-10H adalah sebagai berikut: penundaan propagasi gerbang = 1 ns, kecepatan tepi keluaran = 1 ns; frekuensi beralih flip-flop = 250 MHz (min.); pergate disipasi daya = 25 mW; kecepatan-daya produk = 25 pJ; tegangan input = 0 – VEE (VEEadalah tegangan suplai negatif); kisaran catu daya negatif (untukVCC = 0) = - 4,94 hingga − 5,46 V; arus sumber keluaran kontinu (maks.) = 50 mA; lonjakan arus sumber keluaran (maks.) = 100 mA; rentang temperatur operasi = 0 ° C hingga + 75 ° C.

5.4.1.4 MECL-10E Series (ECLinPSTM and ECLinPSLiteTM)

Keluarga ECLinPSTM, yang diperkenalkan pada tahun 1987, memiliki penundaan propagasi sebesar 0,5 ns. ECLinPSLiteTM adalah tambahan terbaru pada kelompok ECL. Ia menawarkan penundaan propagasi dengan urutan 0,2 ns. Rangkaian perangkat ECLPro ™ adalah jajaran logika ECL performa tinggi yang berkembang pesat, menawarkan peningkatan kecepatan yang signifikan dibandingkan dengan perangkat ECLinPSLiteTM.

5.4.2 Implementasi Gerbang Logika pada ECL



OR / NOR adalah gerbang logika fundamental dari keluarga ECL. Gambar 5.32 menunjukkan skema internal tipikal gerbang OR / NOR dalam keluarga MECL seri 10K. Rangkaian ini pada dasarnya terdiri dari rangkaian masukan penguat adifferensial dengan satu sisi pasangan diferensial yang memiliki beberapa transistor tergantung pada jumlah masukan ke gerbang, jaringan bias yang dikompensasi tegangan dan suhu, serta keluaran pengikut emitor. Skema internal gerbang seri 10H serupa, kecuali bahwa jaringan ias diganti dengan rangkaian pengatur tegangan dan resistor sumber dari penyumbat pembeda diganti dengan sumber arus konstan. Nilai tipikal tegangan catu daya adalah VCC = 0 dan VEE = −5.2 V. Level logika nominal adalah logika LOW = logika '0' = - 1,75 V dan logicHIGH = logika '1' = - 0,9 V, dengan asumsi sistem logika positif. Rangkaian tersebut berfungsi sebagai berikut. Jaringan bias yang dikonfigurasi di sekitar transistor Q6 menghasilkan tegangan biasanya − 1,29 V di terminal pengirimnya. Hal ini menyebabkan tegangan − 2.09 V di persimpangan semua terminal emitor varioustransistor dalam penguat diferensial, dengan asumsi 0,8 V menjadi tegangan sambungan P – N bias maju yang diperlukan. Sekarang, mari kita asumsikan bahwa semua input berada dalam keadaan logika '0', yaitu, tegangan pada terminal dasar berbagai transistor masukan adalah − 1,75 V. Ini berarti bahwa transistor Q1, Q2, Q3 danQ4 akan tetap dalam cut-off sebagai transistor. base-emitter junction tidak bias maju oleh voltase yang dibutuhkan. Hal ini membuat kita mengatakan bahwa transistor Q7 sedang berjalan, menghasilkan output logika '0', dan cut-off transistorQ8isin, menghasilkan output logika '1'. Pada langkah berikutnya, mari kita melihat apa yang terjadi jika salah satu atau semua input didorong ke status logika '1', yaitu tegangan nominal − 0,9 V diterapkan ke input. Diferensial tegangan basis-emitor transistor Q1 – Q4 melebihi ambang bias maju yang disyaratkan, sehingga transistor ini mulai berjalan. Hal ini menyebabkan kenaikan tegangan pada terminal emitor-bersama, yang sekarang menjadi kira-kira -1,7 V karena terminal emitor-bersama sekarang 0,8 V lebih negatif daripada tegangan terminal-basis. Dengan kenaikan tegangan terminal pemancar-bersama, tegangan diferensial pemancar-basis Q5 menjadi 0,31 V, mendorong Q5 ke pemutusan. Terminal Q7 dan Q8 emitter masing-masing menuju ke logika '1' dan logika '0'. Ini menjelaskan bagaimana skema dasar ini berfungsi sebagai gerbang OR / NOR. Kita akan mencatat bahwa tindakan diferensial dari transistor switching (di mana satu bagian ON sementara yang lain OFF) mengarah pada ketersediaan sinyal komplementer secara simultan pada output. 



Gambar 5.33 menunjukkan simbol sirkuit dan karakteristik switching dari gerbang ECL dasar ini. Dapat disebutkan di sini bahwa perangkat positiveECL (disebut PECL) yang beroperasi pada + 5 V dan ground juga tersedia. Saat digunakan dalam mode PECL, perangkat ECL harus memiliki parameter input / output DC yang disesuaikan untuk pengoperasian yang benar. Parameter PECLDC dapat dihitung dengan menambahkan level ECL ke VCC.

Kita juga akan mencatat bahwa perubahan tegangan pada ECL kecil, sebagian besar diatur oleh VBE dari berbagai transistor konduktor. Faktanya, besarnya arus yang mengalir melalui berbagai transistor konduksi memiliki relevansi yang lebih besar dengan pengoperasian rangkaian ECL. Karena alasan inilah logika gabungan emitor terkadang juga disebut logika mode arus (CML).

5.4.3 Fitur Penting ECL

Ada banyak fitur yang dimiliki oleh perangkat keluarga MECL selain karakteristik kecepatan tinggi yang membuatnya menarik untuk banyak aplikasi berperforma tinggi. Yang utama adalah sebagai berikut:

  1. Perangkat keluarga ECL menghasilkan output yang benar dan komplementer dari fungsi yang dimaksudkan secara bersamaan pada output tanpa menggunakan inverter eksternal. Hal ini pada gilirannya mengurangi jumlah paket, mengurangi kebutuhan daya dan juga meminimalkan masalah yang timbul dari penundaan waktu yang akan disebabkan oleh inverter eksternal.
  2. Struktur gerbang ECL secara inheren memiliki impedansi masukan yang tinggi dan impedansi keluaran yang rendah, yang sangat kondusif untuk mencapai kemampuan kipas dan penggerak yang besar.
  3. Perangkat ECL dengan output emitor terbuka memungkinkannya memiliki kemampuan penggerak saluran transmisi. Outputnya cocok dengan semua impedansi saluran. Juga, tidak adanya resistor pull-down menghemat daya.
  4. Perangkat ECL menghasilkan pengurasan arus yang hampir konstan pada catu daya, yang menyederhanakan desain catu daya.
  5. Karena desain penguat diferensial, perangkat ECL menawarkan fleksibilitas kinerja yang luas, yang memungkinkan rangkaian ECL digunakan baik sebagai rangkaian linier maupun sebagai rangkaian digital.
  6. Penghentian input yang tidak digunakan itu mudah. Resistor sekitar 50 kohm memungkinkan input yang tidak digunakan untuk tetap tidak terhubung.

4. Example [Kembali]

  1. Gerbang TTL tertentu memiliki IIH = 20 uA, IIL = 0,1 mA, IOH = 0,4 mA dan IOL = 4 mA. Tentukan pembebanan input dan output dalam status TINGGI dan RENDAH dalam hal UL.
    2. Jawab:
    • 1 UL (LOW state) = 1.6 mA and 1 UL (HIGH state)=40 uA.
    • The input loading factor (HIGH state) = 20 uA = 20/40=0.5 UL.
    • The input loading factor (LOW state) = 0.1mA=0.1/1.6 =1/16 UL
    • The output loading factor (HIGH state) = 0.4mA = 0.4/0.04=10 UL.
    • The output loading factor (LOW state) = 4mA=4/1.6 = 2.5 UL.

  2. Tentukan fan-out dari IC 74LS04, dengan data sebagai berikut: faktor pembebanan masukan (keadaan TINGGI) = 0.5 UL, faktor pembebanan masukan (keadaan RENDAH) = 0.25 UL, faktor pembebanan keluaran (keadaan TINGGI) = 10 UL, faktor pembebanan keluaran (LOW state) = 5 UL, di mana UL adalah beban unit.
    3. Jawab:
    • Fan-out status-TINGGI dapat dihitung dari: fan-out = faktor pemuatan output (TINGGI) / pemuatan input faktor (TINGGI) = 10 UL / 0,5 UL = 20.
    • Fan-out LOW-state dapat dihitung dari: fan-out = faktor pemuatan output (LOW) / pemuatan input faktor (RENDAH) = 5 UL / 0,25 UL = 20.
    • Karena fan-out pada kedua kasus ternyata sama, maka fan-out = 20.

5. Problem [Kembali]

  1. Fitur karakteristik dari ECL yang memberikan keluarga logika ini kecepatan tinggi atau penundaan propagasi pendek adalah
    2. Jawab:
    1. Ini adalah logika yang tidak jenuh. Artinya, transistor dalam logika ini selalu dioperasikan di daerah aktif dari karakteristik keluarannya. Mereka tidak pernah didorong ke cut-off atau saturation, yang berarti bahwa logika status LOW dan HIGH sesuai dengan status konduksi yang berbeda dari berbagai transistor bipolar.
    2. Ayunan logika, yaitu, perbedaan level tegangan yang sesuai dengan logika LOW dan HIGHstates, dijaga tetap kecil (biasanya 0,85 V), sehingga kapasitansi keluaran perlu diisi dan dikosongkan oleh diferensial tegangan yang relatif jauh lebih kecil.
    3. Arus rangkaian relatif tinggi dan impedansi keluarannya rendah, sehingga kapasitansi keluaran dapat diisi dan dikosongkan dengan cepat.

  2. Fitur yang dimiliki oleh perangkat keluarga MECL selain karakteristik kecepatan tinggi yang membuatnya menarik untuk banyak aplikasi berperforma tinggi.
    3. Jawab:
    1. Perangkat keluarga ECL menghasilkan output yang benar dan komplementer dari fungsi yang dimaksudkan secara bersamaan pada output tanpa menggunakan inverter eksternal. Hal ini pada gilirannya mengurangi jumlah paket, mengurangi kebutuhan daya dan juga meminimalkan masalah yang timbul dari penundaan waktu yang akan disebabkan oleh inverter eksternal.
    2. Struktur gerbang ECL secara inheren memiliki impedansi masukan yang tinggi dan impedansi keluaran yang rendah, yang sangat kondusif untuk mencapai kemampuan kipas dan penggerak yang besar.
    3. Perangkat ECL dengan output emitor terbuka memungkinkannya memiliki kemampuan penggerak saluran transmisi. Outputnya cocok dengan semua impedansi saluran. Juga, tidak adanya resistor pull-down menghemat daya.
    4. Perangkat ECL menghasilkan pengurasan arus yang hampir konstan pada catu daya, yang menyederhanakan desain catu daya.
    5. Karena desain penguat diferensial, perangkat ECL menawarkan fleksibilitas kinerja yang luas, yang memungkinkan rangkaian ECL digunakan baik sebagai rangkaian linier maupun sebagai rangkaian digital.
    6. Penghentian input yang tidak digunakan itu mudah. Resistor sekitar 50 kohm memungkinkan input yang tidak digunakan untuk tetap tidak terhubung.

6. Multiple choice [Kembali]

  1. Yang tidak termasuk dalam subfamili logika ECL adalah...
    1. MECL-I
    2. MECL-II
    3. MECL-III
    4. MECL-IV

  2. Yang tidak termasuk dalam subfamili logika ECL adalah...
    1. MECL-I
    2. MECL-II
    3. MECL-III
    4. MECL-IV

7. Prosedur percobaan [Kembali]

  1. Siapkan alat dan bahan pada komponen yang telah disediakan
  2. Baca datasheet komponen sebelum merangkai
  3. Rangkai rangkaian seperti pada gambar rangkiaan
  4. Simulasikan rangkaian dan lihat apa yang terjadi

8. Rangkaian simulasi [Kembali]



Prinsip kerja:

    Inti rangkaian pada dasarnya terdiri dari sebuah rangkaian input differential amplifier dengan satu sisi sepasang diferensial memiliki beberapa transistor tergantung pada jumlah input ke gerbang, - kompensasi  bias network, tegangan dan suhu, dan keluaran emitter follower. Nilai khas dari tegangan suplai  adalah VCC = 0 dan VEE = −5.2 V. Level logika nominal adalah logika RENDAH = logika ‘0’ = −1.75 V dan logika TINGGI = logika ‘1’ = −0.9 V, dengan asumsi sistem logika positif.
    Bias network dikonfigurasi di sekitar transistor Q6 menghasilkan tegangan −1,29 V pada terminal emitter nya. Ini mengarah ke tegangan -2.09 V di semua hubungan terminal emitter dari berbagai transistor dalam differential amplifier, dengan asumsi 0,8 V menjadi tegangan forward-bias sambungan P – N. Sekarang, mari kita asumsikan bahwa semua input dalam keadaan logika ‘0’, yaitu tegangan pada pangkalan terminal dari berbagai transistor input adalah -1,75 V. Ini berarti bahwa transistor Q1, Q2, Q3 dan Q4 akan tetap berada dalam cut-off karena sambungan basis-emitternya tidak forward-bias. Ini membuat kita mengatakan bahwa transistor Q7 sedang conduct sehingga menghasilkan output logika '0', dan transistor Q8 dalam cut-off, menghasilkan output logika '1'.
    Pada langkah berikutnya, mari kita lihat apa yang terjadi jika ada satu atau semua input didorong ke status logika '1', yaitu, tegangan nominal −0.9 V diberikan pada input. Tegangan diferensial basis-emitter transistor Q1 – Q4 melebihi ambang batas forward-bias yang dibutuhkan dengan begitu transistor conduct. Hal ini menyebabkan peningkatan tegangan pada terminal common-emitter yang menjadi sekitar -1.7 V sehingga terminal common-emitter sekarang 0,8 V lebih negatif daripada tegangan terminal basis. Melalui kenaikan tegangan terminal common-emitter, tegangan diferensial base-emitter dari Q5 menjadi 0,31 V, mendorong Q5 untuk cut-off. Terminal emitor Q7 dan Q8 masing-masing menjadi  logika ‘1’ dan logika ‘0’. Jadi, rangkaian emitter coupled logic ini adalah gabungan dari gerbang logika OR dan gerbang logika NOR. 

9. Video Simulasi [Kembali]



10. Link Download [Kembali]


Download HTML
Download rangkaian simulasi
Download video simulasi
Download datasheet NPN 2N1711
Download datasheet dioda 10A01

Tidak ada komentar:

Posting Komentar

Langganan: Postingan (Atom)